处理器AM5748,Sitara 处理器,TI处理器
封装:FCBGA (760)
AM5746 Sitara 处理器:双核 arm Cortex-A15 和双核 DSP,支持 ECC 的 DDR 和安全引导。AM574x Sitara Arm 应用 处理器旨在满足现代嵌入式产品的密集处理需求。
AM574x 器件通过其极具灵活性的全集成混合处理器解决方案,可实现较高的处理性能。此外,这些器件还将可编程的视频处理功能与高度集成的外设集完美融合。每个 AM574x 器件都具有加密加速功能。
双核 Arm Cortex-A15 RISC CPU 配有 Neon™ 扩展和两个 TI C66x VLIW 浮点 DSP 内核,可提供编程功能。借助 Arm,开发人员能够将控制函数与在 DSP 和协处理器上编程的其他算法分离开来,从而降低系统软件的复杂性。
此外,TI 提供了一整套针对 Arm 和 C66x DSP 的开发工具,其中包括 C 语言编译器、用于简化编程和调度的 DSP 汇编优化器、可查看源代码执行情况的调试界面等。
每个器件都具有加密加速特性。高安全性 (HS) 器件上还提供支持的所有其他安全 特性,包括安全引导支持、调试安全性和可信执行环境支持。
特性:
Arm㈢ Cortex?-A15 双核微处理器子系统
多达两个 C66x 浮点 VLIW DSP
对象代码与 C67x 和 C64x+ 完全兼容
每周期蕞多 32 次 16 × 16 位定点乘法
片上 L3 RAM 高达 2.5MB
两个 DDR3/DDR3L 存储器接口 (EMIF) 模块
蕞高支持 DDR3-1333 速率
每个 EMIF 支持高达 2GB
在主要 EMIF 上支持 ECC
2 个双核 Arm㈢Cortex?-M4 协处理器(IPU1 和 IPU2)
多达 2 个嵌入式视觉引擎 (EVE)
IVA-HD 子系统
针对 H.264 编解码器的 4K @ 15fps 编码和解码支持
其他编解码器高达 1080p60
显示子系统
全高清视频(1920 × 1080p,60fps)
多个视频输入和视频输出
2D 和 3D 图形
具有 DMA 引擎和多达 3 条管线的显示控制器
HDMI™编码器:兼容 HDMI 1.4a 和 DVI 1.0
2 个双核可编程实时单元和工业通信子系统 (PRU-ICSS)
2D 图形加速器 (BB2D) 子系统
Vivante®GC320 内核
视频处理引擎 (VPE)
双核 PowerVR®SGX544 3D GPU
安全引导支持
硬件强制可信根
客户可编程的秘钥和 OTP 数据
支持接管保护、IP 保护和防回滚保护
加密加速支持
支持加密内核
AES – 128/192/256 位秘钥大小
3DES – 56/112/168 位秘钥大小
MD5、SHA1
SHA2 – 224/256/384/512
真随机数生成器
DMA 支持
调试安全
安全软件控制的调试访问
安全感知调试
可信执行环境 (TEE) 支持
基于 Arm TrustZone 的 TEE
可实现隔离的广泛防火墙支持
安全 DMA 路径和互联
安全监视器/计时器/IPC
2 个视频输入端口 (VIP) 模块
支持多达 8 个多路复用输入端口
通用存储器控制器 (GPMC)
增强型直接存储器存取 (EDMA) 控制器
2 端口千兆以太网 (GMAC)
16 个 32 位通用定时器
32 位 MPU 看门狗定时器
5 个内部集成电路 (I2C) 端口
HDQ™/单线 ®接口
10 个可配置 UART/IrDA/CIR 模块
4 个多通道串行外设接口 (McSPI)
四路 SPI 接口 (QSPI)
第 2 代 SATA 接口
8 个多通道音频串行端口 (McASP) 模块
超高速 USB 3.0 双角色设备
高速 USB 2.0 双角色设备
四个多媒体卡/安全数字/安全数字输入输出接口 (MMC⑩/SD?/SDIO)
带有两个 5Gbps 通道的 PCI Express®3.0 子系统
1 个与第 2 代兼容的双通道端口
或 2 个与第 2 代兼容的单通道端口
多达 2 个控制器局域网 (DCAN) 模块
CAN 2.0B 协议
模块化控制器局域网 (MCAN) 模块
CAN 2.0B 协议,具有 FD(灵活数据速率)功能
多达 247 个通用型 I/O (GPIO) 引脚
电源、复位和时钟管理
片上调试,采用 CTool 技术
28nm CMOS 技术
23mm × 23mm、0.8mm 间距、760 引脚 BGA (ABZ)
应用:
工业通信
人机界面 (HMI)
自动化与控制
高性能 应用
其他一般用途。
在定制板上进行开发时,我们建议您遵循处理器软件开发套件(PSDK)中的“定制板移植指南”(下面链接),其中着重介绍了创建定制板库的关键注意事项。PSDK包含TI评估平台上DDR存储器的模块初始化和寄存器配置。如果在具有不同外部存储器的定制板上开发,请参考PSDK文档中的“有用的DDR配置资源”部分(下面链接),该部分链接到各种有用的应用笔记和工具,用于在不同处理器上进行DDR配置。专门针对Keystone-II系列设备,我们建议参考 Keystone II DDR3初始化应用笔记 。本应用笔记提供了逐步的初始化指南,电子表格工具,可帮助计算片上DDR3控制器的值,并链接至其他相关的DDR3抵押品。对于Linux用户,Processor SDK U引导代码通过调用ddr3_init_ddrphy()和ddr3_init_ddremif()来读取DDR3 SPD信息以初始化DDR3。基于SPD信息,init_ddr3param()相应地设置PHY和EMIF寄存器值,并将它们传递给ddr3_init_ddrphy()和ddr3_init_ddremif()。如果没有SPD信息,则DDR3供应商应该具有PHY和EMIF配置信息,并且可以从Keystone II DDR3初始化应用笔记中提到的电子表格中计算值。PHY和EMIF配置参数应替换init_ddr3param()中设置的参数。对于Keystone-II器件,这可以通过在boot / board / ti / ks2_evm / ddr3_cfg.c中定义PHY和EMIF寄存器的结构来完成。PHY和EMIF配置结构用于将DDR3配置为以下示例代码:ddr3_init_ddrphy(KS2_DDR3A_DDRPHYC,&ddr3phy_1600_2g);ddr3_init_ddremif(KS2_DDR3A_EMIF_CTRL_BASE,&ddr3_1600_2g);